74LS112
El 74LS112 es un flip-flop JK doble de la familia TTL (Transistor-Transistor Logic) con entrada de reloj en flanco negativo, así como borrado (Clear) y set (Preset) asincrónicos. Se usa en circuitos digitales para almacenamiento de datos, generación de temporización y divisores de frecuencia.
Hay existencias
Descripción
“Tipo: Flip-Flop JK doble con set y reset asincrónicos.
Número de flip-flops: 2 independientes.
Número de entradas por flip-flop:
J y K (Entradas de datos).
CLK (Entrada de reloj, activa en flanco negativo).
CLR (Borrado asincrónico, activo en bajo).
PRE (Set asincrónico, activo en bajo).
Número de salidas por flip-flop:
Q (Salida principal).
Q̅ (Salida complementaria).
Tensión de alimentación (Vcc): 4.75 V a 5.25 V (típico 5V).
Consumo de corriente (Icc): 8 mA (máximo).
Tensión de entrada (Vin):
Alto (mín.): 2 V
Bajo (máx.): 0.8 V
Tensión de salida (Vout):
Alto (mín.): 2.7 V
Bajo (máx.): 0.5 V
Corriente de salida (Iol): 8 mA (cuando la salida es baja).
Tiempo de propagación (tpd): 20 ns (típico).
Encapsulado: DIP-16 (THT).
Montaje: A través de orificios (THT).
Aplicaciones comunes:
Contadores síncronos y divisores de frecuencia.
Temporización y generación de retardos en circuitos digitales.
Almacenamiento de datos en sistemas lógicos.
Circuitos de sincronización y control digital.”
ENLACES EXTERNOS
Información adicional
| Diametro | 6 Pines, 8 Pines, 16 Pines, 18 Pines, 20 Pines, 24 Pines, 28 Pines, 30 Pines, 32 Pines, 36 Pines, 40 Pines |
|---|
